IC測試原理解析第三部分混合信號IC IC測試原理解析（第三部分）芯片測試原理討論芯片開發和生產過程中芯片測試的基本原理。它分為四個章節。以下為第三章。章節。我們在第一章介紹了芯片測試的基本原理；第 2 章討論了如何將這些基本原理應用到內存和邏輯芯片的測試中；本文重點介紹混合信號芯片的測試；介紹射頻/無線芯片的測試。第 3 章混合信號芯片測試基礎 基于 DSP 的測試技術 使用基于數字信號處理 (DSP) 的測試技術來測試混合信號芯片與傳統測試技術相比具有許多優勢。這些優勢包括：由于能夠并行執行參數測試，減少了測試時間；由于能夠區分每個頻率的信號分量（即噪聲和失真可以從測試頻率或其他頻率分量中分離出來），因此可以增加測試的準確性和可重復性?？梢允褂煤芏鄶祿幚砉δ?，例如求平均，這對于混合信號測試非常有用 采樣和重構 采樣用于將信號從連續信號（模擬）轉換為離散信號（數字），重構用于實現相反的過程。自動測試設備 (ATE) 依靠采樣和重建將激勵信號施加到被測芯片 (DUT) 并測量它們的響應。測試中包括數學和物理采樣和重建。

采樣重構在混合信號測試中的應用純數學理論，如果滿足一定條件，采樣后的連續信號可以通過重構完全恢復到原始信號，不損失信號本質。不幸的是，現實世界并不總是那么完美，在實際連續信號和離散信號之間的轉換中總會出現信號損失。我們周圍的物理世界中的許多信號，例如聲波、光束、溫度和壓力，本質上都是模擬信號。當今基于信號處理的電子系統必須首先將這些模擬信號轉換為與數字存儲、數字傳輸和數學處理兼容的離散數字信號。然后可以將這些離散數字信號存儲在計算機陣列中，以使用數字信號處理功能執行必要的數學處理。重構是采樣的逆過程。在這個過程中，采樣的波形（脈沖數字信號）通過數模轉換器（DAC）和逆圖像濾波器等硬件電路轉換成連續的信號波形。重建填充采樣點之間缺失的波形。DAC和濾波器的組合是一個重構過程，可以用圖2所示的脈沖響應p(t)來表示。 從數據序列中重構一個連續時間的波形混合信號測試介紹最常見的混合信號芯片是：模擬開關，其晶體管電阻隨數字信號而變化，和可編程增益放大器 (PGA)，它使用數字信號來調整輸入信號的放大率；數模轉換電路（D/）；模數轉換電路（A/）；鎖相環電路 (PLL)芯片測試，通常用于生成高頻參考時鐘或從異步數據流中恢復同步時鐘。

終端應用和測試考慮了許多混合信號應用，例如手機、硬盤驅動器、調制解調器、電機控制器和多媒體音頻/視頻產品，使用放大器、濾波器、開關、DAC 和其他各種混合信號電路，例如專用模擬和數字電路。雖然測試設備中的每個單獨電路很重要，但在系統級別進行測試同樣重要。系統級測試確保整個電路滿足最終應用的要求。為了測試大規模混合信號電路，我們必須對電路的最終應用有一個基本的了解。圖 3 顯示了數字移動電話的框圖。該系統具有許多復雜的混合信號組件，是混合信號應用的一個很好的例子。復雜混合信號應用的簡單框圖：數字手機系統的基本混合信號測試直流參數測試接觸測試（短路開路測試）用于確保測試儀和芯片接口板之間的所有電氣連接普通的。漏電流測試是指測試模擬或數字芯片的高阻輸入引腳的電流，或將輸出引腳設置為高阻狀態，然后測量輸出引腳上的電流。雖然漏電流因芯片而異，但一般情況下，漏電流應小于 1uA。漏電流主要用于檢測以下缺陷：芯片內部不同層之間的短路或漏電、直流偏差或其他參數偏差。這些缺陷最終會導致芯片無法正常工作。過大的漏電流也會導致早期設備故障和終端系統故障。通常進行兩次漏電流測試。第一次是對被測引腳施加高電壓（類似于電源電壓的電壓），另一次是對被測引腳施加接近零電壓（或芯片的負電源電壓）被測引腳。.

這兩個測試稱為高電平泄漏測試（IIH）和低電平泄漏測試（IIL）。電源電流測試 測試芯片的每個電源引腳消耗的電流是找出芯片是否存在災難性缺陷的最快方法之一。將每個電源引腳設置為預定電壓，然后用自動測試設備的測量單元測量這些電源引腳上的電流。這些測試通常在測試程序開始時執行，以快速有效地選擇那些完全失敗的芯片。功耗測試也用于確保芯片的功耗能夠滿足終端應用的要求。DAC 和 ADC 測試規范 DAC 和 ADC 芯片必須執行某些靜態和動態參數測試。下面對這些指標一一介紹： DAC靜態參數指標分辨率()是指DAC輸出可以改變的最小值。滿量程范圍 (FSR) 是指 DAC 輸出信號幅度的最大范圍。不同的 DAC 具有不同的滿量程范圍。該范圍可以是正和/或負電流、正和/或負電壓。最低有效位 (LSB) 大小是指輸入代碼改變最小值時輸出端模擬量的變化。微分非線性 (DNL) 用于測量小信號非線性誤差。計算方法：本次輸入碼與其前一個輸入碼之間的模擬量變化減去1個最低有效位（LSB）。單調性意味著如果輸入代碼增加，輸出模擬量將保持相應的增加，反之亦然。這一特性對于反饋回路電路中使用的 DAC 非常重要，以確保反饋回路不會在兩個輸入代碼之間發生死鎖。

整體非線性 (INL) 是指輸入代碼的所有非線性的累積。該參數可以通過測量代碼對應的輸出模擬量與起點和終點的直線之間的偏差來實現。偏移量(offset)是指DAC的輸入碼為0時DAC輸出模擬量與理想輸出的偏差。增益誤差( )是指DAC的實際模擬輸出與理想輸出之間的偏差DAC 的輸入代碼處于最大值。準確度 ( ) 是指 DAC 輸出與理想值的偏差，包括上述所有這些誤差，有時以百分比表示。一般來說芯片測試，這個參數是不直接測量的，它的結果是通過靜態誤差計算得到的。ADC 靜態參數規格滿量程范圍 (FSR) 的定義與 DAC 相同。()是指保證輸出碼為0時理想輸入模擬量與實際輸入模擬量的偏差。計算方法：當輸出的第一個碼發生變化時，ADC的實際輸入模擬量減1/ 2 最低有效位 (LSB) 大小，然后減去理想的 0 碼輸入模擬值。ADC 的增益誤差 ( ) 是滿量程輸入時輸出代碼中的誤差。計算方式：滿量程輸出代碼加上 11/2 最低有效位 (LSB) 的輸入值與滿量程輸出代碼的輸入之間的差值加上偏差 ()。最低有效位 (LSB) 大小是通過測量最小和最大轉換點來計算的。

理想情況下，模擬輸入上一個 LSB 值的變化將導致輸出上一個代碼的變化。微分非線性 (DNL) 用于測量小信號非線性誤差。通過從兩個轉換點之間的模擬輸入量之差中減去一個最低有效位 (LSB) 值來計算。無漏碼（ ）是指ADC在實際條件下可以產生多少位輸出。一個 14 位的 ADC 可以表述為“no code are 12(ts)”，意思是當這個 ADC 的輸入發生變化時，輸出代碼的低兩位不會改變，而只有其他高位。12 位代碼可能會有所不同。整體非線性 (INL) 是給定代碼中點處的實際輸入與理想傳遞函數線上的輸入之間的偏差。ADC 的測量精度概念與 DAC 類似。DAC 動態參數指標信噪比 (SNR) 是通過對 DAC 應用滿量程正弦波數字編碼，然后分析其輸出波形頻率特性獲得的。DAC 的輸出經過濾波以去除基波分量和所有諧波分量，其余為噪聲。SNR 是基波分量與所有噪聲分量之和的比值。信噪諧波比（SNDR 或 SINAD）的計算方法與 SNR 相同，只是諧波分量也包含在噪聲中。總諧波失真 (THD) 與 SINAD 類似，但僅包含諧波分量，不包含噪聲。在這個比率計算中，基本成分是分母而不是分子。

DAC的輸入是正弦波的數字編碼；它的輸出是階梯式正弦波輸出，需要經過濾波器平滑。然后在頻域中分析濾波后的輸出波形，以找到與基頻相關的諧波分量?；フ{失真 (IM) 用于測量由兩個頻率的互調引起的非諧波分量的失真。這種失真是由被測芯片的非線性引起的。測試該參數時：先將兩個頻率分量的波形數字編碼輸入到待測DAC，然后計算輸出波形中兩個頻率的和、差信號分量。最大轉換速率 (es) 是芯片規格之一。當 DAC 的輸入發生變化時，它的輸出需要一段時間才能獲得穩定的對應輸出值。最長的穩定時間是最大擺率。穩定時間 ( ) 是輸出值達到并穩定在預定值或某個其他指定范圍的 +-1/2LSB 內所需的時間。ADC 動態參數指標信噪比 (SNR) 的概念與運算放大器的概念相同。與 THD 測量類似，在 ADC 輸入端加一個純正弦波，經 ADC 芯片采樣后輸出一組數字代碼。然后使用數字信號處理算法提取信噪比信息。SNR 的單位是 dB?？傊C波失真 (THD) 的概念與運算放大器的概念相同，但它們的測試方式不同。一個純正弦波輸入到 ADC，輸出是一組從正弦波中采樣的數字代碼，

使用數字信號處理算法提取總諧波失真信息。單位是分貝。信噪比諧波比（SNDR 或 SINAD）是基波分量與噪聲和諧波失真分量之和的比值，以 dB 為單位?；フ{失真 (IM) 用于測量由兩個頻率的互調引起的非諧波分量的失真。這種失真是由被測芯片的非線性引起的。測試該參數時：先將兩個頻率分量的模擬波形輸入到被測ADC，然后在輸出的數字碼中計算兩個頻率的和、差信號分量。動態范圍()是指ADC輸入信號幅度的最大和最小幅度之比，單位為dB。已經討論了內存和邏輯芯片的相對簡單性。測試技術，還介紹了復雜混合信號芯片的特殊測試要求。在下一個最后一章，我們將介紹射頻/無線芯片的測試。已經討論了內存和邏輯芯片的相對簡單性。測試技術，還介紹了復雜混合信號芯片的特殊測試要求。在下一個最后一章，我們將介紹射頻/無線芯片的測試。